题目
第1题
已知某RAM芯片的容量为4K×4位,该芯片有数据线D3~D0、地址线A11~A0、读写控制线和片选信号线。
(1) 若用这种RAM芯片构成0000H~1FFFH与6000H~7000H(RAM1与RAM2)两个寻址空间的内存区,问需要几块这种RAM 芯片?共分几个芯片组?该RAM芯片有几根地址线?有几根数据线?
(2) 设CPU现有20根地址线、8根数据线,将这些芯片与74LSl38译码器连接,试画出其RAM扩展连接图。
第3题
某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址
4000H~7FFFH为RAM的存储区域。RAM的控制信号为CS和WE,CPU的地址线为A15~A0,数据线为8位的D7~D0线,控制信号有读写控制R/W和访存请求MREQ,要求: (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片,试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片,RAM存储器芯片采用4K×8位的芯片, 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片,RAM存储器芯片采用8K×8位的芯片,试画出存储器与CPU的连接图。
第5题
电平为读,低电平为写)。现有下列存储芯片:1K×4位RAM,4K×8位RAM,2K×8位ROM,以及74138译码器和各种门电路,如图所示。画出CPU与存储器连接图,要求:1.主存地址空间分配:8000H~87FFH为系统程序区;8800H~8BFFH为用户程序区。
2.合理选用上述存储芯片,说明各选几片?
3.详细画出存储芯片的片选逻辑。
第6题
设CPU共有16根地址线,8根数据线,并用作访存控制信号(低电平有效),用作读写控制信号(高电平为读,低电平为写)。现有下列芯片及各种门电路(门电路自定),如图所示。
画出CPU与存储器的连接图,要求:1.存储芯片地址空间分配为:0~2047为系统程序区;2048~8191为用户程序区。2.指出选用的存储芯片类型及数量;3.详细画出片选逻辑
第7题
图3.8表示用快表(页表)进行虚实地址转换的条件,快表放在相联存储器中,其容量为8个存储单元,问: (1)当CPU按虚似地址l去访问主存储器时,主存储器的实际地址是多少? (2)当CPU按虚拟地址2去访问主存储器时,主存储器的实际地址是多少? (3)当CPU按虚拟地址3去访问主存储器时,主存储器的实际地址是多少?
第9题
图9-26a所示圆截面杆,直径为d,承受轴向力F与转矩Me作用,杆用塑性材料制成,许用应力为[σ],试画出危险点处单元体的应力状态图,并按第四强度理论建立杆的强度条件。
第10题
第11题
71,28,46,14,2,20,85,58)构造哈希表,要求画出哈希表存储结构示意图,并求等概率下查找成功时的平均查找长度。
为了保护您的账号安全,请在“赏学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!